Kurzfassung
Die Leistung des Zentral Prozessors, in Form der ausgeführten Maschinenbefehle pro Zeiteinheit, ist ein wichtiger Aspekt bei der Bewertung einer Rechenanlage. Dazu muss der Prozessor im Zusamnenhang mit seiner “Umgebung”, nämlich dem E/A-Prozessor und dem Zentral Speicher, der aus dem Hauptspeicher und einem schnellen Pufferspeicher (Cache) bestehen kann, gesehen werden. Wegen der Realzeitbedingungen, die bei E/A-Geräten eingehalten werden müssen, wird der E/A-Prozessor bei gleichzeitigem Zugriff zum Hauptspeicher bevorzugt bedient. Auf diese Weise wird die maximale Leistung des Zentral Prozessors herabgesetzt.
Dieser Sachverhalt wurde mit Hilfe von Simulation und analytischen Lösungsansätzen untersucht, um die Leistungsminderung quantitativ zu erfassen. Als brauchbare analytische Methode erwies sich schliesslich ein Verfahren, bei dem Einzelfallbetrachtungen der sich am Hauptspeicher ergebenden Belegungsprofile angestellt wurden. Dieses Verfahren, das mit Hilfe eines Rechners leicht durchgeführt werden kann, gestattet zudem die Ănderung anderer zeitkritischer Parameter (z.B. die Ănderung des Befehlssatzes des Zentral Prozessors), so dass es als Werkzeug für den Entwicklungsingenieur geeignet ist.
This is a preview of subscription content, log in via an institution.
Buying options
Tax calculation will be finalised at checkout
Purchases are for personal use only
Learn about institutional subscriptionsPreview
Unable to display preview. Download preview PDF.
Literaturverzeichnis
J. Hofmann: “Simulation des Verkehrs zwischen Rechnerkernen und einem verschränktem Arbeitsspeicher”; Elektronische Rechenanlagen 12 (1970), Heft 5, S. 253–258
E. Vogt: “ParallelVerarbeitung als Funktion von gegenseitiger Beeinflussung und deren Einfluss auf Systemparameter”; in Rechnerstrukturen, Hg.: H. Hasselmeier und W.G. Spruth, R. Oldenbourg Verlag München Wien 1974, S. 327–350
J. Swoboda: “Verkehrsfragen innerhalb einer Rechenanlage”; Elektronische Rechenanlagen 12 (1970), Heft 5, S. 249–252
H. Berndt: “Design of Microprogrammed Multiprocessors”; 7th Annual Workshop on Microprogramming 1974, Palo Alto, Calif.
/ W.D. Strecker: “An Analysis of the Instruction Execution Rate in Certain Computer Structures”; Dissertation am Electrical Engineering Department, Carnegie-Mellon-University, 6/70
W. Geißdörfer: “Untersuchung über die Leistungsfähigkeit von Arbeitsspeichern mit mehreren Nahtstellen”; Diplomarbeit am Lehrstuhl für Datenverarbeitung der TU München, 1973
P. Morse: “Queues, Inventories and Maintenance”; Operations Research Society of America; John Wiley & Sons, Inc., New York — London — Sydney
E. Dittrich: “Leistungsbeeinflussung von Monoprozessorsystemen durch Parameter- und Schnittstellenänderungen an einer 2-stufigen Speicherhierarchie”; Diplomarbeit am Lehrstuhl für Datenverarbeitung der TU München, 1976
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1977 Springer-Verlag Berlin · Heidelberg
About this chapter
Cite this chapter
Knöpfle, R., Leipold, L. (1977). Berechnung der Leistungsminderung von Zentralprozessoren Durch Speicherkonflikte mit Autonom Ablaufenden E/A-Vorgängen. In: Spies, P.P. (eds) Modelle für Rechensysteme. Informatik — Fachberichte, vol 9. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-45499-8_9
Download citation
DOI: https://doi.org/10.1007/978-3-642-45499-8_9
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-08206-4
Online ISBN: 978-3-642-45499-8
eBook Packages: Springer Book Archive