Zusammenfassung
In dem vorliegenden Beitrag wird die Leistungsfähigkeit von Mehrprozessorsystemen mit Prozessoren des Typs INTEL iAPX 432 quantitativ bewertet. Die Leistungsbewertungen basieren auf Simulationen der Programm- und Organisationsabläufe, die bei objektori-entierter und nebenläufiger Verarbeitung zwischen Verarbeitungseinheiten und Arbeits-speicher auf der Maschinenbefehlsebene zu beobachten sind.
Im Mittelpunkt der nachfolgend erläuterten Untersuchungen stehen zunächst Analysen, die sich mit der Effizienz von Kreuzschienenkoppelwerken (“crossbars”) zur Verbindung der Prozessoren mit einem gemeinsamen Hauptspeicher befassen. Anschließend wird analysiert, in welchem Maße durch Einführung lokaler Daten- und Befehlspuffer (“cache memories”) je Prozessor die Zahl der Zugriffskonflikte im Kreuzschienenkoppelwerk verringert und der Befehlsdurchsatz als Folge davon gesteigert werden kann. Die Analysen erstrecken sich dabei hauptsächlich auf Abhängigkeiten der Systemleistung von der Zahl der Prozessoren, der Dimensionierung und Verwaltung der Pufferspeicher sowie der Hauptspeichermodularisierung unter Berücksichtigung des Adressierungsverhaltens der ablaufenden Prozesse.
This is a preview of subscription content, log in via an institution.
Buying options
Tax calculation will be finalised at checkout
Purchases are for personal use only
Learn about institutional subscriptionsPreview
Unable to display preview. Download preview PDF.
Literaturverzeichnis
Bell, J., Casasent, D., Bell, C.G. “An Investigation of Alternative Cache Organizations” IEEE Transactions on Computers Vol. C-23, Nr. 4, 1974
Briggs, F.A., Dubois, M. “Cache Effectiveness in Multiprocessor Systems with Pipelined Parallel Memories” IEEE-Proceedings of the International Conference on Parallel Processing, 1981
Hoffmann, W., Lehmann, A. “Leistungsfähigkeit eines Mehrprozessorsystems mit Kreuzschienenverteiler und lokalen Pufferspeichern” Interner Bericht Nr. 10/83, Fakultät für Informatik, Universität Karlsruhe, 1983
Lehmann, A. “Performance Evaluation and Prediction of Storage Hierarchies” Performance Evaluation Review, ACM-SIGMETRICS, Vol. 9, Nr. 2, 1980
Lehmann, A. “Performance Predictions for Prospective Memory Architectures in a Multiprocessor Environment” Proceedings of the 4th Int. Conf. on Computer Capacity Management, San Francisco, 1982
Lehmann, A. “Leistungsanalyse mehrstufiger Speicherhierarchien in Mehrprozessor-systemen durch hybride, hierarchische Modellierung” VDI-Verlag, Reihe 10, Angewandte Informatik, Nr. 20 Dissertation, 1982
Niedereichholz, J. “Pufferspeicher-Architekturen” Elektronische Rechenanlagen, 18. Jahrgang, Heft 3, 1976
Patel, J.H. “A Performance Model for Multiprocessors with Private Cache Memories” IEEE-Proceedings of the International Conference on Parallel Processing, 1981
Schünemann, C. “Speicherhierarchie - Aufbau und Betriebsweise” Informatik-Spektrum, Band 1, Heft 1, 1978
Smith, A. “Cache Memories” Computing Surveys, Vol. 14, Nr. 3, 1982
Wojtkowiak, H. “Strukturelle Abhängigkeiten in einem virtuellen Speicher” Elektron. Rechenanlagen, Heft 1, 1974
Yeh, P.C., Patel, J.H., Davidson, E.S. “Performance of Shared Cache for Parallel-Pipelined Computer Systems” SIGARCH Newsletter, Vol. 11, Nr. 3 (Sympos. on Computer Architecture), 1983
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1984 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Hoffmann, W., Lehmann, A. (1984). Leistungsfähigkeit von Mehrprozessorsystemen mit iAPX 432-Prozessoren, Kreuzschienenverteiler und Pufferspeichern. In: Wettstein, H. (eds) Architektur und Betrieb von Rechensystemen. Informatik-Fachberichte, vol 78. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-69394-6_6
Download citation
DOI: https://doi.org/10.1007/978-3-642-69394-6_6
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-12913-4
Online ISBN: 978-3-642-69394-6
eBook Packages: Springer Book Archive