Modellierung von Bildverarbeitungskomponenten durch parallele, kommunizierende Prozesse

Zusammenfassung

In der industriellen Bildverarbeitung, insbesondere im Bereich der Vorverarbeitung und Merkmalsextraktion, ist eine parallele Verarbeitung der Bilddaten zur Erfüllung des Echtzeitanspruches unumgänglich. Die in den meisten Fällen stark reguläre Struktur der Algorithmen ermöglicht dabei eine auf diese Problemklasse zugeschnittene Hardwarestruktur. Zur Erlangung der erforderlichen Parallelität haben sich im wesentlichen drei Konzepte durchgesetzt (/REEV82/, /REEV87/>: 0

• festprogrammierte Verarbeitungseinheiten Die Algorithmen sind bis zur untersten Operatorebene direkt in Hardware realisiert. Die Parallelität findet hier auf Operatorebene statt.

• Pipeline Prozessoren Die Bilddaten werden einer Pipeline von Prozeßstufen zugeleitet. Die Funktion jeder Prozeßstufe kann datenabhängig bzw. durch einen Hostrechner gesteuert werden.

• Array Prozessoren Die Bilddaten werden nach dem SIMD-Prinzip (single instruction — multiple data) in einer Matrix gleicher Prozessorelemente (PE’s) verarbeitet. Zwischen benachbarten PE’s ist dabei Datenaustausch möglich.