Zusammenfassung
Wir präsentieren einen algorithmischen Rahmen für hierarchisches Floorplanning mit integrierter globaler Verdrahtung. Hierbei erweitern wir bewährte hierarchische Lösungsstrategien und stimmen sie in einem homogenen Rahmen aufeinander ab. Die Basis des Verfahrens bildet der Cut-tree, der eine rekursive Zerteilungsstruktur des auszulegenden Schaltkreises beschreibt. Sowohl der Floorplan als auch die globale Verdrahtung werden mittels effizienter Baumdurchläufe durch den Cut-tree konstruiert. Zur Lösung von Teilproblemen verwenden wir mächtige Optimierungsmethoden wie Matching, ganzzahlige Programmierung und Netzwerkfluß. Mithilfe der Integration der globalen Verdrahtung in das Floorplanning basieren die Optimierungen nicht mehr auf ungenauen Netzlängenabschätzungen, sondern auf dem genauen Verlauf der Netze. Auf diese Weise lassen sich neben der Fläche auch andere Kostenkriterien, z.B. Timing-Aspekte, während des Floorplannings genau berücksichtigen. Der Rahmen erweist sich in dem Sinne als besonders robust, als Lösungsalgorithmen für die Teilprobleme leicht erweiterbar oder austauschbar sind, ohne daß die allgemeine Lösungsstrategie verändert werden muß.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Michael Burstein and Richard Pelavin. Hierarchical wire routing. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, CAD-2(4):223–234, 1983.
Wayne Wei-Ming Dai, Bernhard Eschermann, Ernest S. Kuh, and Massoud Pedram. Hierarchical placement and floorplanning in BEAR. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, CAD-8(12):1335–1349, 1989.
Wayne Wei-Ming Dai and Ernest S. Kuh. Simultaneous floorplanning and global routing for hierarchical building block layout. IEEE Transactions on ComputerAided Design of Integrated Circuits and Systems, CAD-6(5):828–837, 1987.
C. M. Fiduccia and R. M. Mattheyses. A linear time heuristic for improving network partitions. In Proceedings of the 19th Design Automation Conference, pages 175–181. ACM/IEEE, 1982.
Jörg Heistermann and Thomas Lengauer. The efficient solution of integer programs for hierarchical global routing. Technical report, Department of Mathematics and Computer Science, University of Paderborn, Paderborn, West Germany, 1988.
Michael A. B. Jackson and Ernest S. Kuh. Performance-driven placement of cell based ic’s. In Proceedings of the 26th Design Automation Conference, pages 370–375. ACM/IEEE, 1989.
Jürgen M. Kleinhans, Georg Sigl, and Frank M. Johannes. GORDIAN: A new global optimization/rectangle dissection method for cell placement. In Proceedings of the International Conference on Computer-Aided Design, pages 506–509. IEEE, 1988.
Ulrich Lauther. Top down hierarchical global routing for channelless gate arrays based on linear assignment. In Carlo H. Sequin, editor, Proceedings of VLSI’87, pages 141–151. Elsevier Science Publishers B.V., Amsterdam, The Netherlands, 1987.
David P. La Potin and Stephen W. Director. Mason: A global floorplanning approach for VLSI design. IEEE Transactions on CAD of Integrated Circuits and Systems, CAD-5(4):477–489, 1986.
W. K. Luk, Paolo Sipila, Markku Tamminen, Donald Tang, Lin S. Woo, and C. K. Wong. A hierarchical global wiring algorithm for custom chip design. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, CAD-6(4):518–533, 1987.
Rolf Müller and Thomas Lengauer. A robust framework for hierarchical floor-planning with integrated global wiring. Technical Report 70, Department of Mathematics and Computer Science, University of Paderborn, Paderborn, West Germany, 1990.
Malgorzata Marek-Sadowska. Route planner for custom chip design. In Proceedings of the International Conference on Computer-Aided Design, pages 246–249. IEEE, 1986.
Malgorzata Marek-Sadowska and P. Shen Lin. Timing driven placement. In Proceedings of the International Conference on Computer-Aided Design, pages 94–97. IEEE, 1989.
Ralph H. J. M. Otten. Automatic floorplan design. In Proceedings of the 19th Design Automation Conference, pages 261–267. ACM/IEEE, 1982.
Ralph. H. J. M. Otten. Efficient floorplan optimization. In Proceedings of the International Conference on Computer Design: VLSI in Computers, pages 499–502. IEEE, 1983.
Christos H. Papadimitriou and Kenneth Steiglitz. Combinatorial Optimization: Algorithms and Complexity. Prentice Hall, Inc., Englewood Cliffs, NJ, 1982.
Gerhard Zimmermann. Top-down design of digital systems. In E. Hörbst, editor, Advances in CAD for VLSI, Volume 2: Logic Design and Simulation, chapter?, pages 185–206. North-Holland, New York, 1986.
Gerhard Zimmermann. A new area and shape function estimation technique for VLSI layouts. In Proceedings of the 25th Design Automation Conference, pages 60–65. ACM/IEEE, 1988.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1990 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Müller, R. (1990). Ein robuster Rahmen für hierarchisches Floorplanning mit integrierter globaler Verdrahtung. In: Reuter, A. (eds) GI — 20. Jahrestagung II. Informatik-Fachberichte, vol 258. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-76119-5_53
Download citation
DOI: https://doi.org/10.1007/978-3-642-76119-5_53
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-53213-2
Online ISBN: 978-3-642-76119-5
eBook Packages: Springer Book Archive