Skip to main content
SpringerLink
Log in
Book cover

Informatik’99 pp 239–246Cite as

Gestaltung und Simulation hardware-rekonfigurierbarer Rechnersysteme

  • Conference paper

  • 80 Accesses

Part of the book series: Informatik aktuell ((INFORMAT))

Zusammenfassung

Rechnersysteme mit rekonfigurierbarer Hardware haben insbesondere in letzter Zeit an Bedeutung gewonnen. Während es viele leistungsfähige Einzellösungen gibt, fehlt es bisher an allgemeiner Entwurfssystematik und durchgängiger Werkzeugunterstützung für solche Systeme. Im Rahmen eines Forschungsvorhabens im Graduiertenkolleg 191 „Werkzeuge zum effektiven Einsatz paralleler und verteilter Rechnersysteme“ werden Ansätze und Methoden zur Lösung dieses Problems erarbeitet. In diesem Beitrag werden nach einer Kurzvorstellung des Graduiertenkollegs die bisher erreichten Ergebnisse präsentiert.

This is a preview of subscription content, log in via an institution.

Chapter
USD   29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD   44.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD   59.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Learn about institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. Casselman, S.; Schewel, J.; Beaumont, C. IP Validation for FPGAs Using Hardware Object TechnologyTM. In Bagherzadeh, N. (Hrsg.), International Conference on Parallel Architectures and Compilation Techniques, Workshop on Reconfigurable Computing, Seiten 117–122, Oktober 1998

    Google Scholar 

  2. Athanas, P.M.; Silverman, H.F. Processor Reconfiguration through Instruction-Set Metamorphosis. IEEE Computer, 26 (3): 11–18, März 1993

    Google Scholar 

  3. Flynn, M.J. Some Computer Organisations and their Effectiveness. IEEE Transactions on Computers, C-21(9), Seiten 948–960, September 1972

    Google Scholar 

  4. Händler, W. The Impact of Classification Schemes on Computer Architectures. Proceedings of the 1977 International Conference on Parallel Processing, Seiten 7–15, Baco Raton, Florida, August 1977

    Google Scholar 

  5. Giloi, W.K. A Complete Taxonomy of Computer Architecture Based on the Abstract Data Type View. IFIP Workshop on Taxonomy in Computer Architecture, Seiten 19–38, Juni 1981

    Google Scholar 

  6. Wittig, R.D.; Chow, P. OneChip: An FPGA Processor with Reconfigurable Logic. Proceedings of IEEE Workshop on FPGAs for Custom Computing Machines, Seiten 126–135, Napa, CA, April 1996

    Google Scholar 

  7. Guccione, S.A.; Gonzalez, M. Classification and Performance of Reconfigurable Architectures. In Moore, W.; Luk, W. (Hrsg.) Field-Programmable Logic and Applications: 5th International Workshop, Seiten 439–448, Springer-Verlag, 1995

    Google Scholar 

  8. DeHon, A. Reconfigurable Architectures for General-Purpose Computing. Massachusetts Institute of Technology, Artificial Intelligence Laboratory, A.I. Technical Report No. 1586, Oktober 1996

    Google Scholar 

  9. Radunovic, B.; Multinovic, V. A Survey of Reconfigurable Computing Architectures. In Hartenstein, R.W.; Keevallik, A. (Hrsg.) Field-Programmable Logic and Applications: From FPGAs to Computing Paradigm. Proceedings of the 8th International Workshop, Seiten 376–385, Springer-Verlag, 1998

    Google Scholar 

  10. Guccione, S.A. List of FPGA-based Computing Machines. http: //www. io. com/,-aguccione/HW_list.html, Stand Mai 1999

    Google Scholar 

  11. Sawitzki, S.; Spallek, R.G. A Concept for an Evaluation Framework for Reconfigurable Systems. In Proceedings of the 9th International Workshop on Field-Programmable Logic and Applications, Springer-Verlag, 1999

    Google Scholar 

  12. Wilson, C. The SUIF Guide. Stanford University, 1998

    Google Scholar 

  13. Betz, V.; Rose, J.; Marquardt, A. Architecture and CAD for Deep-Submicron FPGAs. Kluwer Academic Publishers, 1999

    Google Scholar 

  14. Sentovich, E.M.; Singh, K.J. u.a. SIS: A System for Sequential Circuit Synthesis. Technical Report No. UCB/ERL M92/41, University of California, Berkeley 1992

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Fakultät Informatik, Technische Universität Dresden, D-01062, Dresden, Deutschland

    Sergej Sawitzki

Authors
  1. Sergej Sawitzki
    View author publications

    You can also search for this author in PubMed Google Scholar

Editor information

Editors and Affiliations

  1. HNF Heinz Nixdorf MuseumsForum GmbH, Fürstenallee 7, 33102, Paderborn, Deutschland

    Kurt Beiersdörfer

  2. FB Mathematik/Informatik, Universität Paderborn, 33095, Paderborn, Deutschland

    Gregor Engels  & Wilhelm Schäfer  & 

Rights and permissions

Reprints and permissions

Copyright information

© 1999 Springer-Verlag Berlin Heidelberg

About this paper

Cite this paper

Sawitzki, S. (1999). Gestaltung und Simulation hardware-rekonfigurierbarer Rechnersysteme. In: Beiersdörfer, K., Engels, G., Schäfer, W. (eds) Informatik’99. Informatik aktuell. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-662-01069-3_35

Download citation

  • DOI: https://doi.org/10.1007/978-3-662-01069-3_35

  • Publisher Name: Springer, Berlin, Heidelberg

  • Print ISBN: 978-3-540-66450-5

  • Online ISBN: 978-3-662-01069-3

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics

Search

Navigation