Abstract
SystemC has become the de facto standard for modeling and simulation in hwsw co-design. However, existing verification techniques for SystemC are mostly ad hoc and non-systematic. To overcome this problem, we present a systematic, comprehensive, and formally founded framework for hwsw co-verification of SystemC designs. The framework is based on a formal definition of the semantics of SystemC and uses a combination of model checking and conformance testing. With that, it facilitates automated verification and validation throughout the whole design process. We demonstrate the performance of our approach with two case studies, namely a packet switch and an anti-slip regulation and anti-lock braking system.}.
Abstract
SystemC hat sich zum de-facto Standard zur Modellierung und Simulation im HW/SW Co-Design entwickelt. Existierende Verifikationstechniken für SystemC sind jedoch meist ad hoc und unsystematisch. Wir präsentieren ein formal fundiertes Framework zur systematischen und umfassenden Co-Verifikation von SystemC Modellen. Das Framework basiert auf einer von uns definierten formalen Semantik für SystemC und verwendet eine Kombination von Model Checking und Konformitätstesten zur automatisierten Qualitätssicherung während des gesamten Entwurfsablaufs. Wir demonstrieren die Leistungsfähigkeit unseres Ansatzes mit einem Packet Switch und einem System zur Anti-Blockier- und Anti-Schlupf-Regulierung.
© by Oldenbourg Wissenschaftsverlag, München, Germany
