Abstract
An der TU-Berlin ist die skalare 32-Bit Mikroprozessor-Architektur Nemesis entwickelt und in unterschiedlichen, sich in Komplexität und Geschwindigkeit signifikant unterscheidenden Varianten als IPs (Intellectual Properties) für FPGAs von Xilinx realisiert worden. Dieser Beitrag beschreibt die leistungsfähigste Implementierung Nemesis X, in der durch Verwendung der so genannten Dynamic-Binary-Translation, trotz geringer Komplexität, bis zu drei Instruktionen pro Takt ausgeführt werden.
Abstract
At the TU-Berlin we have developed a 32-bit microprocessor architecture, called Nemesis. It is the foundation for different processors variants, in complexity and speed, each realized as IPs (Intellectual Properties) for Xilinx-FPGAs. This contribution describes Nemesis X, the most efficient implementation. By using dynamic binary translation it is capable of executing up to three instructions per clock cycle, despite its small complexity.
© 2005 Oldenbourg Wissenschaftsverlag GmbH
