Zusammenfassung
Es werden Probleme der Emulation der Vertikalverarbeitung dargestellt, die als eine Teilaufgabe im Rahmen des EGPA-Mehrrechner-Projektes (Erlangen General Purpose Array) auf mikroprogrammierbaren 32-bit Rechnern AEG 80–60 implementiert wurde. Die Vertikalverarbeitung erlaubt die Formulierung paralleler und assoziativer Sprachelemente innerhalb eines einzigen Maschinenbefehls, wobei die Ausführung auf konventioneller Hardware geschieht, so daß die Einbettung in die vorgegebene Sprachstruktur gegeben ist, der Aufwand für einen Spezialprozessor vermieden wird und die Austauschbarkeit von Prozessoren im Fehlerfalle erhalten bleibt („fail-soft“). Die Eigenschaften der Mikroprogramme zur Emulation der Vertikalverarbeitung (lange Laufzeiten, großer Mikroprogrammspeicherbedarf, Zugriff auf sehr umfangreiche Datenbestände) werfen Probleme bezüglich der Unterbrechbarkeit von Mikroprogrammen, der Übergabe der Parameter, des Zugriffs auf den virtuellen Speicher u.ä. auf, die exemplarisch diskutiert werden und Forderungen an einen emulationsfreundlichen Rechner zulassen.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Batcher, K.E. STARAN Series E Proc. of the 1977 Int. Conf. on Parallel Processing, 1977
Bode, A.: Bitslice-Mikroprozessoren und Monoprozessorstrukturen Workshop on Microcomputing, German Chapter of the ACM, München 1979
Durniak, A.: VLSI shakes the foundation of computer architecture Electronics, May 24, 1979, pp. 111–133
Hăndler, W.: Unconventional Computation by Conventional Equipment Arbeitsberichte des IMMD, Vol. 7, No. 2, Universität Erlangen-Nürnberg, 1974
Hăndler, W.; Hofmann, F.; Schneider, H.J.: A general purpose array with a broad spectrum of applications Computer Architecture, Hăndler, W. (ed.), Workshop of the GI, Informatik-Fachberichte, Vol. 4, Springer Verlag, 1974
Hessenauer, H.: Support of Vertical Dataprocessing by Additional Hardware Parallel Computers — Parallel Mathematics, Feilmeier (ed.), Proc of the IMACS(AICA)-GI-Symposium, München, North Holland, 1977, pp. 83–86
Hoffmann, W.: Implementation and Evaluation of Vertical Algorithms On a Microprogrammable Computer Parallel Computers — Parallel Mathematics, Feilmeier (ed.), Proc. of the IMACS(AICA)-GI-Symposium, München, North Holland, 1977, pp. 79–82
Patterson, D.A.; Fehr, E.S.; Sequin, C.H.: Design Considerations for the VLSI-Processor of X-TREE Proc. of 6th Int. Symp. on Comp. Arch., SIGARCH, Vol. 7, No. 6, 1979, pp. 90–101
Stockenberg, J.; Van Dam, A.: Vertical Migration for Performance Enhancement in Layered Hardware/Firmware/Software Systems Computer, May 1978, pp. 35–50
Thurber, K.J.; Wald, L.D.: Associative and Parallel Processors Computing Surveys, Vol. 7, No. 4, Dec. 1975, pp. 215–255
Wichmann, H.: Entwurf und Bewertung von Algorithmen für ein mikroprogrammiertes Parallel-und Assoziativkonzept auf Mikroprogramm und Benutzerebene Dissertation, Arbeitsberichte des IMMD, Vol. 10, No. 16, Universität Erlangen-Nürnberg, 1977
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1980 Springer-Verlag Berlin · Heidelberg
About this paper
Cite this paper
Bode, A. (1980). Probleme der Emulation Unkonventioneller Rechnerarchitekturen: Pseudoassoziative Verarbeitung im Projekt EGPA. In: Zimmermann, G. (eds) GI-NTG Fachtagung Struktur und Betrieb von Rechensystemen. Informatik-Fachberichte, vol 27. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-67607-9_10
Download citation
DOI: https://doi.org/10.1007/978-3-642-67607-9_10
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-09952-9
Online ISBN: 978-3-642-67607-9
eBook Packages: Springer Book Archive