Zusammenfassung
Der Einsatz höherer Programmiersprachen als eine von mehreren Beschreibungs- ebenen in Hardware-Entwurfssystemen eröffnet bei der Entwurfsverifikation durch vergleichende Simulation die Möglichkeit, Kontroll- und Vergleichsfunktionen in Form von Monitor-Prozeduren in die eigentlichen Hardware-Beschreibungen einzufügen, die als konkurrente Prozesse zu deren Simulation ausgeführt werden. Diese Technik wird anhand der Schritte Modulzerlegung und Modulverfeinerung innerhalb des Entwurfsprozesses eines einfachen Rechners demonstriert.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Nagel, LW: SPICE 2: A Computer Program to Simulate Semiconductor Circuits, Electronics Research Laboratory, Univ. of Calif. Berkeley, California, Memorandum No. ERL-M 510, Mai 1975
Kao WH et. al.: ISIS: An Integrated Simulation System for Process-Device- Circuit Design, Proc. IEEE Intern. Conf. on Computer-Aided Design, Sept. 1983, S. 147–150
Hahn W: Computer Design Language — Version Munich (CDLM): A Modern Multi-Level Language, Proc. 20th Design Automation Conference, Juni 1983, S. 4–11
Hahn W: Computer Design Language — Version Munich (CDLM): A Multi-Level Simulation Tool, Proc. European Simulation Congress ESC83, Sept. 1983, S. 207–212
Hahn W: Computer Design Language - Version Munich (CDLM): Eine moderne Rechnerentwurf ssprache, Bericht 8002/2 FB Informatik, Hochschule der Bundeswehr München, 1983
Wojcik AS: Formal Design Verification of Digital Systems, Proc. 20th Design Automation Conference, Juni 1983, S. 228–234
Shostak RE.: Formal Verification of Circuit Designs, Proc. IFIP 6th International Symposium on Computer Hardware Description Languages and their Applications, Mai 1983, S. 13–30
Abramovici M et al.: A Logic Simulation Machine, Proc. 19th Design Automation Conference, Juni 1982, S. 65–73
Barto R, Szygenda SA: A Computer Architecture for digital Logic Simulation, Electronic Engineering, Sept. 1980, S. 35–66
Denneau MM: The Yorktown Simulation Engine: Architecture and Hardware Description, Proc. 19th Design Automation Conference, Juni 1982, S. 55–59
Knuth DE: The Art of Computer Programming, Vol. 1, Addison-Wesley Inc., 1969
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1984 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Mündemann, F., Hahn, W., Fischer, K. (1984). Das Monitor-Konzept der Sprache CDLM: Ein Werkzeug zur Optimierung der Entwurfsverifikation durch vergleichende Simulation. In: Breitenecker, F., Kleinbert, W. (eds) Simulationstechnik. Informatik — Fachberichte, vol 85. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-69706-7_18
Download citation
DOI: https://doi.org/10.1007/978-3-642-69706-7_18
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-13393-3
Online ISBN: 978-3-642-69706-7
eBook Packages: Springer Book Archive