Zusammenfassung
Basierend auf früheren Arbeiten wird derzeit eine an den speziellen Echtzeitbedürfnissen orientierte Prozessorarchitektur entwickelt. Es handelt sich dabei um eine RISC-Architektur mit modular aufgebauter CPU. Die einzelnen Module sind ein Kernprozessor, ein Task-Prozessor, ein Speichermodul sowie eine Steuereinheit für den internen und externen Datenaustausch. Durch Integration mehrerer Variablenfelder mit direktem Zugriff von der ALU aus wird die Notwendigkeit von Datenspeicherzugriffen eingeschränkt und die für die Prozeßumschaltung notwendige Zeit drastisch verkürzt. Betriebssystemfunktionen, Zuteilung sowie Zeitverwaltung und Unterbrechungsbehandlung werden vom Kernprozessor wahrgenommen, was den Task-Prozessor zugunsten seiner eigentlichen Aufgaben entlastet und häufige Kontextwechsel vermeidet. Insgesamt wird durch die Modularisierung und die damit gewonnene Parallelität der normalerweise sequentiell ausgeführten Programm-, Betriebssystem- und Speicheroperationen eine erhebliche Geschwindigkeitssteigerung erreicht, ohne jedoch das vorrangige Entwurfsziel — völlige Determiniertheit des Verarbeitungsverhaltens — aus den Augen zu verlieren.
Dieser Artikel wurde während eines Gastaufenthaltes des Autors am Real-Time Computing Laboratory des New Jersey Institute of Technology, Newark, angefertigt.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Similar content being viewed by others
Literatur
P. Borst und H.-P. Meske: Entwurf und Implementierung eines Prolog-RISC- Prozessors. Universität Karlsruhe, Fakultät für Informatik, 1990.
M. Colnarič und W.A. Halang: Architectural Support for Predictability in Hard Real Time Systems. IF AC Control Eng. Practice, 1, 1, 51–57, 1993.
W.A. Halang und A.D. Stoyenko: Constructing Predictable Real Time Systems. Boston-Dordrecht-London: Kluwer Academic Publishers 1991.
J.A. Heide und W.A. Halang: Performance Metrics for Real-Time Systems. Informatik-Fachberichte 295, 121–127, Berlin-Heidelberg-New York-Tokio: Springer-Verlag 1991.
J. Kershaw: The VIPER Microprocessor. Technical Report 87014, Royal Signals and Radar Establishment, Malvern, Worcs. London: HMSO 1987.
K.C. Sevcik und M.J. Johnson: Cycle Time Properties of the FDDI Token Ring Protocol. IEEE Trans, on Software Eng., SE-13, 3, 1987.
J.A. Stankovic und K. Ramamritham: Editoral: What is Predictability for Real-Time Systems. Real-Time Systems, 2, 4, 246–254, 1990.
A.D. Stoyenko: A Real-Time Language with a Schedulability Analyzer. Dissertation, Universität Toronto, 1987.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1993 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Meske, HP. (1993). Homogener Entwurf einer Rechnerkernarchitektur für harte Echtzeitanforderungen. In: Holleczek, P. (eds) Pearl 93. Informatik aktuell. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-78658-7_15
Download citation
DOI: https://doi.org/10.1007/978-3-642-78658-7_15
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-57473-6
Online ISBN: 978-3-642-78658-7
eBook Packages: Springer Book Archive