Kurzfassung
Ein Algorithmus zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen wird vorgestellt, der auf der Kenntnis von Rekonvergenzen und Kreisen im Schaltkreis beruht. Die Untersuchung des entsprechenden Programms (TIP — Testpoint Insertion Program) an Hand von veröffentlichten Testschaltungen zeigt, daß es einem kommerziellen Werkzeug bezüglich Rechenzeiten und Flächenbedarf überlegen ist. Es wird weiterhin demonstriert, daß gegenüber einem vollständigen Prüfpfad erhebliche Einsparungen möglich sind.
Ausblickend werden sowolil weitere Verwendungsmöglichkeiten des Wissens über Kreise und Rekonvergenzen genannt als auch Wege der zukünftigen Entwicklung für das Einfügen von Testpunkten aufgezeigt.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literaturverzeichnis
Aho, A.V.: Data structures and algorithms.. Addison-Wesley series in computer science and information processing, London, 1983.
Agrawal, V.D.; Cheng, K.-T.; Johnson, D.D. und Tonysheng L.: Designing Circuits with Partial Scan. IEEE Design Sc Test of Computers, S. 8–15, April 1988.
Brglez, F.; Bryan, D. and Kozminski, K.: Combinational Profiles of Sequential Benchmark Circuits. Proc. IEEE ISCAS, 1989.
Cheng, K.-T. und Agrawal, V.D.: An Economical Scan Design for Sequential Logic Test Generation. FTCS, S. 28–35, 1989.
Fujiwara, H.: Logic Testing and Design for Testability. Computer Science Series, The MIT Press, Cambridge, Massachusetts, 1985.
Garey, M.R.; Johnson, D.S.: Computers and Intractability: A Guide to the Theory of NP-completeness. W.H. Freemann & Company, San Francisco 1979.
Johnson, D.B.: Finding all the elementary circuits of a directed graph. SIAM J. Comput., Vol. 4, No. 1, S. 77–84, March 1975.
Kunzmann, A.: Produktionstest synchroner Schaltwerke auf der Basis von Pipelinestrukturen. Proc. 18. GI-Jahrestagung, Springer, Berlin, S. 92–105, 1988.
HHB: Intelligen documentation package. Mahwah, New Jersey, 1989.
Matthäus, C.: EX TEST: Ein regelbasiertes System zur Unterstützung des Entwurfs gut testbarer, digitaler, hochintegrierter Schaltungen. Ges. für Mathematik und Datenverarbeitung mbH, Sankt Augustin, 1988.
Sandmeier, C.: Zur Verbesserung der Testbarkeit digitaler Schaltungen. Diploma thesis at “Lehrstuhl für rechnergestütztes Entwerfen”, Universität München, 1989.
Savir, J.: Good Controllability and Observability Do Not Guarantee Good Testability. IEEE Trans. on Computers, Vol. C-32,No. 12, S. 1198–1200, Dec. 1983.
Schläper, J.: Fehlerlokalisierung in Digitalschaltungen mit Hilfe des Aquivalenzklassenverfahrens. Dissertation an der Fakultät der Elektrotechnik der Rheinisch-Westfälische Technische Hochschule, Aachen 1976.
Schulz, M.H.: Testmustergenerierung und Fehlersimulation in digitalen Schaltungen mit hoher Komplexität, Informatik-Fachberichte 173. Springer Verlag, Heidelberg, 1988.
Totton, K. and Shan, S.: Self-test: the solution to the VLSI test problem ?. IEE Proceedings, Vol 135, Pt. E, Nr 4, S. 190–195, July 1988.
Tsui, F. F.: LSI/VLSI Testability Design. MCGraw-Hill Book Company, New York, 1987.
Wunderlich, H.-J. and Hellebrand, S.: The Pseudo-Exhaustive Test of Sequential Circuits. ITC, S. 19–27, 1989.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1990 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Gundlach, H., Müller-Glaser, K.D. (1990). Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen. In: Reusch, B. (eds) Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme. Informatik—Fachberichte, vol 255. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-84304-4_15
Download citation
DOI: https://doi.org/10.1007/978-3-642-84304-4_15
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-53163-0
Online ISBN: 978-3-642-84304-4
eBook Packages: Springer Book Archive