Scalable High Voltage CMOS technology for Smart Power and sensor applications

Summary

Integration of low voltage analog and logic circuits as well as high-voltage (HV) devices for operation at greater than 5 V enables Smart Power ICs used in almost any system that contains electronics. HVCMOS (High-Voltage CMOS) technologies offer much lower process cost, if compared to BCD technologies, they enable multiple HV levels on a single chip, and need less effort when scaling to smaller CMOS technology nodes or when integrating embedded non-volatile memory. In this work we propose a new 0.35 µm HVCMOS technology that can overcome the previous limitations in drive currents. It can match the low HV chip sizes (Rdson) of typical BCD processes while maintaining the low process complexity with only 2 mask level adders on top of CMOS. We also introduce a figure of merit (FOM) for comparing HV technologies. Key elements of making this newly proposed 0.35 µm HVCMOS so competitive to BCD technologies are discussed and a device lifetime of more than 10 years, operating temperatures of 150 °C and ESD robustness of 4 kV HBM and higher, as well as the integration of a highly robust embedded EEPROM/Flash technology is shown. We also provide first verification results of the scalability of the proposed 0.35 µm HVCMOS technology to 0.18 µm and beyond as well as to currents of up to 8 A.

Zusammenfassung

Die Integration von analogen und digitalen Funktionen bei immer niedrigeren Versorgungsspannungen sowie deren Kombination mit Hochvolt-Bauelementen mit Betriebsspannungen von deutlich mehr als 5 V sowie hoher Strombelastbarkeit ermöglicht den Aufbau von "Smart Power-Schaltkreisen", die in modernen elektronischen Systemen nicht mehr wegzudenken sind. HVCMOS(Hochvolt-CMOS)-Technologien ermöglichen bei – im Vergleich zu BCD-Technologien – wesentlich geringeren Herstellungskosten verschiedene HV-Spannungsebenen auf einem Chip, sie zeichnen sich auch durch leichte Skalierbarkeit aus, weiters können nichtflüchtige Speicher einfach integriert werden. In dieser Arbeit wird eine neue 0,35-μm-HVCMOS-Technologie vorgestellt, die die bisherigen Grenzen bei der Stromergiebigkeit überwindet. Es sind mit BCD vergleichbare Chip-Größen und Rdson-Werte möglich, dennoch werden nur zwei zusätzliche Masken benötigt. Es werden eine Leistungskennzahl für den Vergleich solcher Prozesse vorgestellt und die wesentlichen Erfolgsfaktoren dieser Entwicklung diskutiert. Wesentliche Wettbewerbsfaktoren sind dabei eine Lebensdauer von>zehn Jahren, Betriebstemperaturen von 150 °C und eine ESD-Festigkeit von >4 kV HBM sowie die Integration eines robusten EEPROM/Flash-Speichers. Es werden auch erste Ergebnisse der Skalierung der Bauelemente nach 0,18 μm und kleiner sowie Resultate für die Steuerung von Strömen bis zu 8 A dargestellt.