Skip to main content
SpringerLink
Log in

Rekonfigurierbare Architekturen

  • AKTUELLES SCHLAGWORT
  • REKONFIGURIERBARE ARCHITEKTUREN
  • Published:
Informatik-Spektrum Aims and scope

Zusammenfassung

Die immer weiter wachsende Zahl von Transistoren pro Chip nutzen die Hersteller von Prozessoren aktuell zur Implementierung von Multi-Core-Techniken, wachsenden Cache-Größen und größeren Bit-Breiten. Auch wenn sich dieser Trend noch einige Jahre fortsetzen lässt, stellt sich die Frage, ob man diese Menge an Transistoren nicht auch in anderer Form effizient nutzen kann. Rekonfigurierbare Architekturen können in den nächsten Jahren eine Alternative zu den etablierten Rechnerarchitekturen darstellen.

This is a preview of subscription content, log in via an institution to check access.

Access this article

Log in via an institution

Price excludes VAT (USA)
Tax calculation will be finalised during checkout.

Instant access to the full article PDF.

Institutional subscriptions

References

  1. Arbelo C, Kanstein A, López S, López JF, Berekovic M, Sarmiento R, Mignolet J-Y (2007) Mapping control-intensive video kernels onto a coarse-grain reconfigurable architecture: the h.264/avc deblocking filter. In: DATE ’07: Proceedings of the conference on Design, Automation and Test in Europe, S 177–182, San Jose, CA, USA. EDA Consortium

  2. Bower JA, Thomas DB, Luk W, Mencer O (2006) A reconfigurable simulation framework for financial computation. In: IEEE International Conference on Reconfigurable Computing and FPGAs (ReConFig), September 2006

  3. Hauck S, DeHon A (Hrsg) (2008) Reconfigurable Computing the theory and practice of FPGA-based computation. Morgan Kaufman Publishers, San Francisco

  4. Mei B-F, Berekovic M, Mignolet J-Y (2007) ADRES and DRESC: architecture and compiler for coarse-grain reconfigurable processors. In: Vassiliadis S, Soudris D (Hrsg) Fine- and Coarse-Grain Reconfigurable Computing. Springer, Heidelberg

    Google Scholar 

  5. Merritt R (2006) Shifting battleground. http://www.eetimes.com/showArticle.jhtml?articleID=193100369

  6. Moore GE (1965) Cramming more components onto integrated circuits. Electronics 38(8):4

    Google Scholar 

  7. Sotiriade E, Dollas A (2007) A general reconfigurable architecture for the BLAST algorithm. J VLSI Signal Proc Syst 48(3):198–208

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Institut für Datentechnik und Kommunikationsnetze, TU Braunschweig, Hans-Sommer-Str. 66, 38106, Braunschweig, Deutschland

    Mladen Berekovic

  2. Fakultät Informatik, TU Dresden, Nöthnitzer Straße 46, 01187, Dresden, Deutschland

    Christian Hochberger

  3. Fachbereich Informatik, Fachgebiet Eingebettete Systeme und ihre Anwendungen, TU Darmstadt, Hochschulstr. 10, 64289, Darmstadt, Deutschland

    Andreas Koch

Authors
  1. Mladen Berekovic
    View author publications

    You can also search for this author in PubMed Google Scholar

  2. Christian Hochberger
    View author publications

    You can also search for this author in PubMed Google Scholar

  3. Andreas Koch
    View author publications

    You can also search for this author in PubMed Google Scholar

Corresponding author

Correspondence to Christian Hochberger.

Rights and permissions

Reprints and permissions

About this article

Cite this article

Berekovic, M., Hochberger, C. & Koch, A. Rekonfigurierbare Architekturen. Informatik Spektrum 31, 344–347 (2008). https://doi.org/10.1007/s00287-008-0262-0

Download citation

  • Published:

  • Issue Date:

  • DOI: https://doi.org/10.1007/s00287-008-0262-0

Search

Navigation